PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-005570

(43) Date of publication of application: 12.01.1996

(51)Int.CI.

G01N 21/88 G01B 11/24 H01L 21/66 H04N 5/335

(21)Application number : 06-156813

(71)Applicant: HITACHI ELECTRON ENG CO

LTD

(22)Date of filing:


15.06.1994

(72)Inventor: MOMIYAMA YOSHIYUKI

(54) LEVEL REGULATION METHOD FOR PATTERN INSPECTION EQUIPMENT (57) Abstract:

plurality of data channels in a pattern inspection equipment quickly, accurately and uniformly. CONSTITUTION: Each image data channel (CH1,..., 8) is provided with a digital level regulation circuit group 6, an image memory 7, an MPU 8 and a timing control circuit 9 and each amplifier 411,..., 418 has a predetermined gain. A test wafer having a uniform reflectance is irradiated with luminous flux and scanned a plurality of times by means of a CCD image sensor 35 while varying the scanning interval through a timing control circuit 9. Every time the test wafer is scanned, test data delivered from the data channels CH1,..., 8 are stored in an image memory 7. An MPU 8 calculates the

PURPOSE: To regulate the output characteristics of a



average level of the test data and determines the correction coefficients for the channels CH1,..., 8 thus setting the digital level regulation circuits 61,..., 68 in the regulation circuit group 6.

LEGAL STATUS

[Date of request for examination]

Searching PAJ Page 2 of 2

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-5570

(43)公開日 平成8年(1996)1月12日


(51) Int.Cl.6		觀別配号	庁内整理番号	FΙ		技術表示箇所
G01N	21/88	E				
G01B	11/24	F				
H01L	21/66	J	7514-4M			
H04N	5/335	F				
				審査請求	未請求 請求項の数1	FD (全 5 頁)
(21)出願番号	+	特願平6-156813		(71)出願人	000233480 日立電子エンジニアリン	₩- - Δ₩
(22)出顧日		平成6年(1994)6月15日			東京都渋谷区東3丁目16	
(CC/ LLIME LI		T-1/2 () 4- (1994) () /	110日	(72)発明者	利山 養幸	供りつ
				(10/369174	東京都千代田区大手町二	丁目6番2号 日
					立電子エンジニアリング	
				(74)代理人	弁理士 梶山 借是 (外1名)
				£		

(54) 【発明の名称】 バターン検査装置のレベル調整方法

(57)【要約】

【目的】 パターン検査装置の複数の画像データチャネルの出力レベル特性を、迅速的確、かつ均一に誤整する。

【構成】 各画像データチャネル(CH1~8)に対して、デジタルレベル調整回路群6と画像メモリ7、MPU8およびタイミング制御回路9をそれぞれ設け、各アンプ411~418のゲインを一定値とし、均一な反射率を有するテストウエハに対して光束を照射し、タイミング制御回路9により走査間隔を変化して、CCDイメージセンサ35の走査を複数回行い、各走査ごとに、CH1~8より出力される各テストデータを画像メモリ7に記憶し、MPU8により各テストデータのレベルの平均値を算出し、これより各CH1~8の補正係数をそれぞれ求めて調整回路群6の各デジタルレベル調整回路61~68に設定する。



【特許請求の範囲】

【請求項1】 ウエハに形成された隣接する2個のICチ ップに光束を照射する検出光学系と、該両ICチップの 配線パターンの画像を結像するCCDイメージセンサ、 ならびに該CCDイメージセンサを分割した複数の受光 エリアに対応するアンプ、A/D変換器および画像抽出 回路よりなる複数の画像データチャネルとを具備し、該 各画像データチャネルが出力する部分的な画像データを 合成して前記両配線パターンの全画像データを作成し、 該合成された全画像データの両配線パターンを互いに比 10 較して、該配線パターンの良否を判定するパターン検査 装置において、前記各画像データチャネルのA/D変換 器と画像抽出回路の間に接続された前記複数のデジタル レベル調整回路と、前記各画像抽出回路の出力側に、そ れぞれバス接続された画像メモリとマイクロプロセッ サ、および前記CCDイメージセンサの走査を制御する タイミング制御回路を設け、

前記各アンプのゲインを一定値に調整し、均一な反射率 を有するテストウエハに対して前記光束を照射し、前記 タイミング制御回路により走査間隔を変化して、前記C 20 CDイメージセンサの走査を複数回行い、該各走査ごと に前記各画像データチャネルより出力される各テストデ 一夕を前記画像メモリに逐次に記憶し、該記憶された各 テストデータを前記マイクロプロセッサにより処理し て、該各テストデータのレベルの平均値を算出し、該平 均値より前記各画像データチャネルに対する補正係数を それぞれ求めて前記各デジタルレベル調整回路に設定 し、前記各画像データチャネルの出力レベル特性を均一 に調整することを特徴とする、パターン検査装置のレベ ル調整方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、パターン検査装置に 構成された複数の画像データチャネルの出力レベル特性 を、均一に調整する方法に関する。

[0002]

【従来の技術】ウエハに形成されたICチップの配線パ ターンは、パターン検査装置によりその品質が検査され る。図2(a) において、ウエハ1の表面には複数のIC チップ11が格子状に形成され、各1Cチップ11は同一の 40 配線パターンPTを有する。検査においては、(b)に例 示した、互いに隣接する2個のICチップ11a と11b と を同時に撮像して両者のパターンPT、とPT、とを比 較し、同一であれば両者ともに良好とし、もし相違があ るときはいずれか一方、または両者が不良と判定され **ک**.

【0003】図3は、従来から使用されているパターン 検査装置の構成を示し、(a) は検出光学系3の構成図、 (b) は画像抽出部4とデータ処理部5の構成図である。 図3(a) において、被検査ウエハ1はXY移動ステージ 50 互間にも画像の強度ムラがあるために、CH1~CH8

2に載置されてXまたはY方向にステップ移動する。こ れに対して設けた検出光学系3は、その光源31よりの光 東上、が集東レンズ32により集東され、ハーフミラー33 により反射されて対物レンズ34を透過し、ウエハ1の表 面の隣接したICチップ11a,11b に対して照射される。 両ICチップlla,llb の配線パターンPT。,PT。の反 射光Laは、対物レンズ34とハーフミラー34を透過し、 それぞれの画像がCCDイメージセンサ35に結像され

【0004】上記のCCDイメージセンサ35は、画像処 理の速度を向上するために、その受光面が、図3(b) に 示すように複数、例えば8個の受光エリア351~358 に **分割され、4個づつに配線パターンPT。とPT。の画** 像がそれぞれ結像される。図3(b) において、画像抽出 部4は、アンプ群41とA/D変換器群42および画像抽出 回路群43よりなり、データ処理部5は、合成回路51と比 較判定部52よりなる。アンプ群41とA/D変換器群42お よび画像抽出回路群43は、各8個のアンプ411~418、 A/D変換器421 ~428 、画像抽出回路431 ~438 を有 し、それぞれが8個の受光エリア351~358 に対してタ ンデムに接続されて、面像データチャネル1~8(CH 1~CH8)が構成される。各CH1~CH8において は、各受光エリア351 ~358 の出力信号は、それぞれの アンプにより適当なレベルに調整された後、A/D変換 器によりデジタル化され、画像抽出回路において両配線 パターンPT., PT。の部分的な画像データが抽出され る。抽出された各画像データは合成回路51に入力して全 体の画像データが合成され、両配線パターンPT., PT 。が比較判定回路52により比較され、同一であれば両者 はともに良好、相違があるといずれかの一方、または両 者を不良と判定し、それぞれに対してOK信号、NG信 号が出力される。

【0005】上記において、両ICチップ11a,11b に照 射される光束は、全域がかならずしも一様な強度でない ため、CCDイメージセンサ35に結像された両配線パタ ーンPT., PT. の画像には強度ムラが生じ、また各ア ンプ411 ~418 の相互間にはゲインとその直線性に偏差 がありうる。これらのために合成回路52により合成した 全体の画像データは、各CH1~CH8の部分的な各画 像データが滑らかにつながらず、比較判定回路53におけ る比較処理に支障する場合がある。これに対して従来 は、各アンプのゲインを調整して光東強度の非一様性を 補正し、各CH1~CH8の出力する部分的な各画像デ ータのレベルが均一化されている。

[0006]

【発明が解決しようとする課題】しかしながら、上記の 各アンプ411 ~418 のゲイン調整はかならずしも容易で はない。なぜなら、アンプの個数が多いばかりでなく、 各受光エリア351 ~358には、それぞれの受光素子の相

が出力する各画像デークを読み取ってそのレベルを比較するとしても、これらのどの部分のレベルが妥当であるか明確でない。また直線性の偏差のため、各アンプは入力信号のレベルによってゲインが変化する場合があり、いずれにしてもゲイン調整はかなり面倒である。この発明は以上に鑑みてなされたもので、パターン検査装置の各画像データチャネルの出力レベル特性を、迅速的確、かつ均一に調整するレベル調整方法を提供することを目的とする。

[0007]

【課題を解決するための手段】この発明は上記の目的を 達成したパターン検査装置のレベル調整方法であって、 前記のパターン検査装置に対して、その各画像データチ ヤネルのA/D変換器と画像処理回路の間に接続された 複数のデジタルレベル調整回路と、各画像処理回路の出 力側に、それぞれバス接続された画像メモリとマイクロ プロセッサ、およびCCDイメージセンサの走査を制御 するタイミング制御回路を設ける。各画像データチャネ ルのアンプのゲインを一定値に調整し、均一な反射率を 有するテストウエハに対して光束を照射する。タイミン 20 グ制御回路により走査間隔を変化して、CCDイメージ センサの走査を複数回行い、各走査ごとに、各画像デー タチャネルより出力される各テストデータを画像メモリ に逐次に記憶し、記憶された各テストデータをマイクロ プロセッサにより処理して、各テストデータのレベルの 平均値を算出する。平均値より各画像テーブルチャネル に対する補正係数をそれぞれ求めて各デジタルレベル調 整回路に設定し、各画像データチャネルの出力レベル特 性を均一に調整するものである。

[0008]

【作用】上記のレベル調整方法においては、各画像デー タチャネルのアンプのゲインを一定値に調整し、均一な 反射率を有するテストウエハに対して光束を照射する。 タイミング制御回路により走査間隔を変化してCCDイ メージセンサを複数回走査すると、各走査ごとに、各画 像データチャネルよりそれぞれテストデータが出力され る。この場合、走査間隔を短い間隔から長い間隔に変え ると、CCDイメージセンサの各受光素子は、受光した 反射光を走査間隔に比例して蓄積するので、それぞれの 出力信号の強度が変化し、もし各アンプの直線性に偏差 40 があると、各テストデータにもレベル偏差が生ずる。こ のようにレベル偏差が生じた各テストデータは画像メモ リに逐次に記憶され、ついでマイクロプロセッサにより 処理されて、各走査に対するレベルの平均値が算出され る。平均値より各画像データチャネルに対するレベル補 正係数が求められ、これらが各デジタルレベル調整回路 に設定されて、各画像データチャネルはそれぞれの出力 レベル特性が均一に調整される。被検査ウエハの検査に おいては、調整された各画像データチャネルの均一な出

-つながって全画像データが合成され、比較処理が円滑に

なされる。 【0009】

【実施例】図1は、この発明の一実施例を示すパターン検査装置のブロック構成図である。図1において、パターン検査装置のXY移動ステージ2と検出光学系3、画像抽出部4およびデータ処理部5は、前記した図3と同一構成であり、各構成要素は同一番号で示す。この発明においては、各画像データチャネル(CH1~CH8)に対して、A/D変換器群42と画像抽出部43の間に、8個のデジタルレベル調整回路61~68よりなるデジタルレベル調整回路群6を設け、それぞれ図示のように接続する。また画像抽出部43に対して画像メモリ7とマイクロプロセッサ(MPU)8、およびタイミング制御回路9を設け、これらとデジタルレベル調整回路群6とを互いにバス接続し、タイミング制御回路9はCCDイメージセンサ35に接続して、その走査間隔を制御する。

【0010】以下、上記の構成における各CH1~CH 8の出力レベルの調整方法を説明する。まず、各CH1 ~CH8のアンプ411 ~418 のゲインを一定値に調整す る。反射率が均一なテストウエハ(ICチップが形成さ れていないもの)を選択し、これをXY移動ステージ2 に載置して光束を照射し、その反射光をCCDイメージ センサ35に受光する。MPU7の指示によりタイミング 制御回路9を動作し、CCDイメージセンサ35の走査間 隔を変化して複数回走査すると、各走査ごとに、各CH 1~CH8よりレベル偏差のあるテストデータがそれぞ れ出力される。各テストデータは画像メモリ7に逐次に 記憶され、ついでMPU8に読出されて処理され、各テ ストデータのレベルの平均値が算出される。平均値より 各CH1~CH8に対するレベル補正係数が求められ、 これらが各デジタルレベル調整回路61~68にそれぞれに 設定されて、各CH1~CH8はそれぞれの出力レベル 特性が均一に調整される。以上によりレベル調整された 各CH1~CH8は、ウエハ1の検査において、均一な レベルの部分的な画像データを出力し、これらは合成回 路51に入力して滑らかにつながった全画像データが合成 され、比較判定回路52における比較処理が円滑になされ る。上記の実施例は、CCDイメージセンサ35が8分割 され、画像データチャネルが8組の場合であるが、これ 以外の組数であっても、この発明のレベル調整方法はも ちろん適用できる。なお、上記における各レベル補正係 数を求める具体的な方法と、各デジタルレベル調整回路 61~68の回路構成は、通常の技術により容易になされる ので、これらの説明は省略する。

[0011]

5

各画像データチャネルの部分的な画像データは、互いに 滑らかにつながった全画像データに合成されて比較処理 が円滑になされるもので、CCDイメージセンサを複数 の受光エリアに分割して迅速化されたパターン検査に対 して、寄与する効果が大きい。

【図面の簡単な説明】

【図1】図1は、この発明の一実施例を示すパターン検査装置のブロック構成図である。

【図2】図2はウエハ1に形成されたICチップ11の説明図で、(a) は各ICチップ11の配列図、(b) は検査対 10象の互いに隣接した2個のICチップ11a と11b を示す図である。

【図3】図3は、従来から使用されているパターン検査 装置の構成を示し、(a) は検出光学系3の構成図、(b) は画像抽出部4とデータ処理部5の構成図である。


*【符号の説明】

1…被検査のウエハ、11…I Cチップ、11a,11b …隣接 したI Cチップ、2…X Y移動ステージ、3…検出光学 系、31…光源、32…投光レンズ、33…ハーフミラー、34 …対物レンズ、35…C C D イメージセンサ、4…画像抽 出部、41…アンプ群、411~418 …アンプ、42…A/D 変換器群、421~428 …A/D変換器、43…画像抽出回 路群、431~438 …画像抽出回路

6


5…データ処理部、51…合成回路、52…比較判定回路、6…デジタルレベル調整回路群、61~68…デジタルレベル調整回路、7…画像メモリ、8…マイクロプロセッサ (MPU)、9…タイミング制御回路、CH1~CH8…画像データチャネル、PT…1 Cチップの配線パターン。

[図1]



【図2】





【図3】

